PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-111580

(43) Date of publication of application: 22.04.1994

(51)Int.CI.

G11C 11/413

(21)Application number: 04-260171 (22)Date of filing:

29.09.1992

(71)Applicant:

NEC CORP

(72)Inventor:


KONDO KENJI

(54) SEMICONDUCTOR MEMORY DEVICE

(57)Abstract:

PURPOSE: To reduce an occupancy area and a driving load and to make an opareation at a high speed by controlling the load circuit of a differencial amplifying circuit for responding to respective bit line pairs and having an output signal line pair and a load circuit as common units with a circuit arranged for controlling the switching of the operations for a write-in and a read-out.

CONSTITUTION: Bit lines (BL)1 to (n) arranged at every column of a memory array 6 are connected to transfer gate circuits (DTR) 1 to (n) via the differencial amplifying circuits (BLSA) 1 to (n). The output signal line pir (RB) 1 and the load circuit (LD) 1 are common units for each BLSA, each DTR transmits a write-in data to BL. Then, the switching of the operation of write-in/read-out is performed by a control circuit WR and also decode circuits for BL selection (BLD) 1 to (n) are controlled by the same WR via a decode circuit BD and the differencial amplifying circuit BSA. Selective signals SS 1 to (n) are generated in each BLD and BLSA and DTR are selected and then LD1 is controlled by each BLD. Thus, the ooccupancy area and the driving load are reduced, and the operation of the circuit is accelerated.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

2910447 [Patent number] [Date of registration] 09.04.1999

[Number of appeal against examiner's decision of rejection] [Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

09.04.2002

20.12.1996

Copyright (C); 1998,2003 Japan Patent Office

(19)日本異特計庁 (JP) (12) 公開特許公報(A)

(11)特許出願公阴番号

特開平6-111580

(43)公開日 平成6年(1994)4月22日

(51)Int.CL*

贷则尼马

庁内整理番号

FI

技術製示器所

G11C 11/413

6741-5L

G11C 11/34

302 A

審査請求 未請求 請求項の数2(全 7 頁)

(21)出题番号

特頭平4-260171

(71) 出版人 000004237

日本组织株式会社

東京都港区芝五丁目7番1号

(72)免明省 近藤 賢可

東京都俄区芝五丁目7番1号 日本軍気体

文会社内


(74)代理人 弁理士 井出 应孝

(22)出類日 平成4年(1992) 9月29日

(54)【発明の名称】 半導体配位装置 (57)【要約】

【目的】 ビット線対ことにそれぞれ対応して設けられ、その出力信号線対と負荷回路を共通にした差動物幅回路の選択用デコード回路の占有面積を縮小し、書き込 み、読み出し動作の切り替えを制御する回路の出力信号 線の駆動負荷を低減して回路動作を高速に行えるように する.

【構成】 ピット説対ことにそれぞれ対応して設けら れ、その出力信号線対と負荷回路を共通にした差動増幅 回路の負荷回路を書き込み、読み出し動作の切り替えを 制御する回路により料御する。



【特許請求の範囲】

[酵求項 1] m行、n列のマトリクス状に配列された 複数のメモリセルを含むセルアレイ(6)と、 このメモリセルの各列ごとにそれぞれ対応して設けられ その対応する列のメモリセルとそれぞれ接続するビット 鏡封(BL1~BLn)と、

このピット線対ごとにそれぞれ対応して設けられその出 力信号袋針(RB1)と負荷回路(LD1)とを共通に した差動増幅回路(BLSA1~BLSAn)と **前記ピット線対ことにそれぞれ対応して設けられその対** 応するビット独対に書き込みデータを伝達するトランス ファゲート回路(DTR1~DTRn)と、 書き込みおよび読み出し動作の切り替えを制御する制御

回路(WR)とを備えた半導体記憶装置において、 前記負荷回路(LD1)を前記制御回路(WR)により 制御する手段(BD、BSA)と、

前記差動増幅回路(BLSA1~BLSAn)および前 記トランスファゲート回路(DTR1~DTRn)を選 択する共通の選択信号(SS1~SSn)を発生する手 砼(B L D 1~B L Dn)とを備えたことを特徴とする 半導体記憶装置。

【請求項 2】 前記負荷回路はPチャネル型絶縁ゲート 電界効果トランジスタ、または Nチャネル型絶縁ゲート 電界効果トランジスタであ る請求項 1記載の半導体記憶

[発明の詳細な説明]

[0001]

【産業上の利用分野】本発明は、半導体記憶装置の差動 増幅回路に関する。本発明は、ビット負対選択用デコー ド回路の占有面接を小さくし、回路動作の高速化をはか ることができる半導体記憶装置に関する。

【従来の技術】従来技術を図1および図4を参照して説明する。図1は一般的な半導体記憶装置の全体構成を示 すブロック図である。従来の半導体記憶装置は、チップ イネーブル制御回路1と、書き込みおよび読み出し動作 の切り替えを制御する切材制御回路さと、データの入出 力を行う入出力回路 3と、カラム デコーダ4と、データ の入出力を制御する入出力制御回路5と、セルアレイ5と、ロウデーダ7とを備える。図4は従来の半導体記憶 装置のピット線対に接続される入出力回路およびそれら を選択するためデコード回路の構成を示す図である。同 図中日 L 1、B L 2、B L n はビット線対、B L S A 1、B L S A 2、B L S A n はビット線対 B L 1、B L 2、Biun ごとにそれぞれ対応して設けられ、その出力 信号線対と負荷回路を共通した差動増幅回路、LD1は 差動増幅回路 BLSA1、BLSA2、BLSAnに共 通の負荷回路、RB1は差動増幅回路BLSA1、BL SA2、BLSAnに共通の出力信号線対、SR1、S R2、SRnはそれぞれ差動増幅回路BLSA1、BL

SÀ2、BLSÀnの選択信号線、DTR1、DTR 2,、DTRnはビット放対BL1、BL2、BLnご とにそれぞれ対応して設けられその対応するビット特対 BL1、BL2、BLnに書き込みデータを伝達するト ランスファゲート回路、W B 1 は書き込みデータ線対、 LD2は書き込みデータ説対WB1が非選択のとき電源 電圧にブリチャージする負荷回路、SW1、SW2、S Wnはそれぞれトランスゲート回路DTR1、DTR 2、DTRnの選択信号線、BLD1、BLD2、BL Ditterと説対BL1、BL2、BLnごとにそれぞ わ対応 して設けられたビット線対選択用デコード回路、 GWBはグローバルな書き込みデータ領対、 BTRは書 き込みデータ線対WB1とGWBとを接続するトランス ファゲート回路、BSAは差勢増幅回路、SBWはビット線対選択用デコード回路BLD1、BLD2、BLD nおよびトランスファゲート回路BTRの選択信号線、 SBRは差動増幅回路BSAの選択信号線、WESは半 **導体記憶装置の書き込みおよび読み出し動作の切り替え** を制御する回路の出力信号線、BDは半導体記憶装置内 の前述 した全回路を含む棋数に分割されたメモリゼルブ ロックを選択するデコード回路である。 【0003】次に、このように特成された従来例装置の

動作について説明する。

【0004】メモリセルブロックを選択するデュード回 路台口は、半送休記憶装置に入力されたアドレス信号の デコード信号を受けビット執対選択用デコード回路BL D1、BLD2、BLDn、およびトランスファゲート 回路BTRの選択信号線SBWに選択信号を発生すると ともに、アドレス信号のデコード信号と半導体記憶装置 の書き込みおよび読み出し動作の切り替えを制御する回 路の出力信号線WESからの信号の論理を取って選択信 号線SBR上に選択信号を発生させる。また、ビット線 対BL1、BL2、BLnごとにそれぞれ対応して設けられたビット線対選択用デコード回路BLD1、BLD 2、 BLDnは、半導体記憶装置に入力されたアドレス 信号のデコード信号および選択信号SBWを受け、ビッ ト協対日L1、BL2、BLnごとにそれぞれ対応して 設けられ書き込みデータを伝達するトランスファゲート 回路DTR1、DTR2、DTRnへの選択信号線SW 1、SW2、SWnに選択信号を発生するとともに、ア ドレス信号のデコード信号、選択信号線SBWからの選 択信号、半導体記憶装置の書き込みおよび読み出し動作 の切り替えを制御する回路の出力信号線WE Sからの出 カ信号の論理を取って、ビット線対 B L 1 、 B L 2 、 B Ln ことにそれぞれ対応して設けられその出力信号線対

SA2、BLSAnへの選択信号線SR1、SR2、S Rnに選択信号を発生させる。 【0.005】 ここで、図4に示す回路を含む半導体記憶 装置が書き込み動作状態でデコード回路BDによってメ

と負荷回路を共通にした差動増幅回路 BLSA1、BL

(00061

【発明が解しようとする課題】 付述した従来の半導体記 憶装置のビット線対に接続される入出力回路 およびそれ らを選択するためのデコード回路では、ビット統対こと にそれぞれ対応して設けられその出力信号線対と負荷回 路を共通にした差勤増幅回路と、ビット線対ごとにそれ ぞれ対応して設けられ対応するピット説対に書き込みデ - タを伝達するトランスファゲート回路とを選択する信 号数を図4に示すようにSR1、SR2、SRnとSW 1、SW2、SWnに分離し、書き込み動作時に差動物 幅回路を非選択にすることによって消費電力の低減をは かっているために、ビット線対ごとにそれぞれ対応して 設けられたビット線対選択用デコーダ回路 B LD1、B LD2、BLDnは、その内部に選択信号線SW1、S W2、SWnに選択信号を発生されるデコード回路と、 選択信号線SR1、SR2、SRnに選択信号を発生さ せるデコード回路の二つの回路を有さなければならな い。そのためピット線対ごとにそれぞれ対応して設けら れたピット線対選択用デコード回路の半導体記憶装置内 の占有面核が増大し、書き込みおよび読み出し動作の切 り替えを制御する回路の出力信号線の駆動負荷が増大す る問題があった。本発明はこのような問題を解決するも ので、ビット線対選択用デコード回路の占有面積を小さ くし、出力信号線の駆動負荷を低減して回路動作の高速 化をはかることができる装置を提供することを目的とす

[0007]

【課題を解決するための手段】本発明は、m行、n列のマトリクス状に配列された複数のメモリセルを含むセルアレイと、このメモリセルの各列ごとにそれぞれ対応して設けられその対応する列のメモリセルとそれぞれ対応するピット執対ととはそれぞれ対応して設けられその出力信号繰対と負荷回路とを共通にした差勢増幅回路と、前記ピット執対にとにそれぞれ対応して設けられその対応するピット執対に書き込みデータを伝達するトランスファゲート回路と、書き込みおよび

設み出し動作の切り替えを制御する制御回路とを備えた 半路体配位装置において、材配負荷回路を材配制御回路 により制御する手段と、付配差動増幅回路および材配ト ランスファゲート回路を選択する共通の選択信号を発生 する手段とを備えたことを特数とする。

[8000]

【作用】ビット線対ことにそれぞれ対応して設けられその出力信号線対と負荷回路とを共通にした差動増幅回路の共通の負荷回路を書き込み、設み出し動作の切り替えを制御する回路の出力信号線と、半導体記憶装置に入力されたアドンス信号のデコード信号の論理をとった信号で制御する。

【0009】これにより、ビット線対ごとにそれぞれ対応して設けられたビット線対選択用デコード回路の占有面板を小さくすることができ、書き込みおよび読み出し動作の切り替えを制御する回路の出力信号線の駆動負荷を低減して回路動作の高速化をはかることができる。

[0010]

【実施制】次に、本発明実施例を図面に萎づいて説明する。図1は本発明は実施例および従来例に係わる半導体記憶接着の全体機成を示すプロック図である。

記憶装置の全体構成を示すプロック図である。 【ロロ11】本発明実施例は、チップイネーブル制御回路1と、書き込みおよび読み出し動作の切り替えを制御する切替制御回路2と、データの入出力を行う入出力回路3と、カラム・データ4と、データの入出力を制御する入出力制御回路3と、セルアレイ6と、ロヴデコーダフと備えて全体が構成される。

【0012】(第一実施例)図2は本発明第一実施例に おける入出力回路およびデコード回路の構成を示す図で

ある。

【ロロ13】 本発明第一実施例は、m行、n列のマトリ クス状に配列された複数のメモリセルを含むセルアレイ 6と、このメモリセルの各列ごとにそれぞれ対応して設 けられその対応する列のメモリセルとそれぞれ接続する ビット競対BL1~BLnと、このビット線対BL1~ B L n ごとにそれぞれ対応して設けられその出力信号線 対R B 1 と 1 は 1 と 2 大通にした差勤増幅回路 BLSA1~BLSAnと、ビット執対BL1~BLn ことにそれぞれ対応して設けられその対応するビット執 対BL1~BLnに書き込みデータを伝達するトランス ファゲート回路DTR1~DTRnと、書き込みおよび 読み出し動作の切り替えを制御する制御回路WRとを備 え、さらに、本発明の特徴として、負荷回路 LD 1 を制 御回路WRにより制御する手段を構成するデコード回路 BD、差動増幅回路BSAと、差動増幅回路BLSA1 ~BLSAn およびトランスファゲート回路 DTR 1~ DTR n を選択する共通の選択信号SS1~SSn を発 生するピット線対選択用デコード回路BLD1~BLD n とを備える。

対、BLSA1、BLSA2、BLSAnはピット媒対 BL1、BL2、BLn ことにそれぞれ対応して致けら れその出力信号段封と負荷回路を共通にした差勢増幅回 路であり、LD1はこの差動増幅回路BLSA1、BL SA2、BLSAnに共通の負荷回路でPチャネル型絶 緑ゲート電界効果トランジスタで構成される。また、R B1は差動物幅回路BLSA1、BLSA2、BLSA nに共通の出力信号線対、DTR1、DTR2、DTR nはピット統対BL1、BL2、BLnごとにそれぞれ 対応して設けられ、対応するビット統対BL1、BL 2、 日 Ln に書き込みデコーダを伝達するためのトラン スファゲート回路、WB1は書き込みデコーダ線対、L D2はこの書き込みデータ級対WB 1が非選択のとき電 源電圧にプリチャージするための負荷回路、SS1、S S2、SSnはそれぞれ前記差動増幅回路BLSA1、 BLSA2、BLSAn およびトランスファゲート回路 DTR1、DTR2、DTRnの選択信号線、BLD 1、BLD2、BLDnはビット統対BL1、BL2 BLnごとにそれぞれ対応して設けられたビット執対選 択用デコード回路、GWBはグローバルな書き込みデー タ森対、BTRは書き込みデータ森対WB1およびGW Bを接続するためのトランスファゲート回路、BSAは 差動増幅回路、SBWはビット執対選択用デコード回路 BLD1、BLD2、BLDnおよびトランスファゲー ト回路BTRの選択信号線、SBRは差動増幅回路BS Aの選択信号線、WESは制御回路WRからの半導体記 **憶装置の書き込みおよび読み出し動作の切り替えを制御** する回路の書込読出切替信号線、BDは半導体記憶装置 内の前述した全回路を含む複数に分割されたメモリセル ブロックを選択するためのデコード回路、WRは制御回 路である.

【0015】次に、このように構成された本発明第一実 施例の動作について説明する。 【ロロ15】メモリセルブロックを選択するためのデコ

- ド回路BDは、半導体記憶装置に入力されたアドレス 信号のデコード信号を受けビット執対選択用デコード回 路BLD1、BLD2、BLDnおよびトランスファゲ - ト回路BTRの選択信号線SBWへの選択信号を発生 ずるとともに、アドレス信号のデコード信号と半導体記 **憶装置の書き込みおよび読み出し動作の切り替えを制御** する回路の出力信号線WESからの出力信号の論理をと って選択信号袋SBRへの選択信号を発生させる。 【0017】ビット線対BL1、BL2、BLn ことに それぞれ対応 して設けられた ピット線対選択用デコード 回路 B L D 1、 B L D 2、 B L D n は、半導体記憶装置 に入力されたアドレス信号のデコード信号および選択信号終SBWからの選択信号を受け、ピット線対自し1、 BL2、BLnことにぞれぞれ対応して設けられ、対応 するビット鉄対BL1、BL2、BLnに書き込みデー タを伝達するトランスファゲート回路 DTR 1、 DTR 2、DTRn、およびピット説対BL1、BL2、BL n ごとにそれぞわ対応して殴けられ、その出力信号統対 と食荷回路を共通にした差勤物幅回路 B L S A 1、 B L SA2、BLSAnの選択信号はSS1、SS2、SS nに選択信号を発生する。

【0018】ここで、図2に示す回路を含む半導体記憶 装置が会き込み動作状態でデコード回路BDによってメ モリセルブロックおよびそれに含まれるピット袋対 8 L 1、BL2、BLnのうちのBL1が選択されると、選択信号換SBWおよびSS1が"HIch"電位となり トランスファゲート回路BTRおよびDTR1が"O N"状態となり、書き込みデータ統対GWBおよびWB 1とピット協対BL1とが電気的に接続され半導体記憶 装置に入力された書き込みデータが書き込みデータ線対 GWBを通じて書き込みデータ線対WB1に伝達され、 それがピット処対BL1に伝達される。

【ロロ19】また、半導体記憶装置は書き込み状態であ るから者込設出切券信号線WESは"High"電位となり、選択信号線SBRが"Low"電位となって差動 増幅回路BSAが非選択となり消費電力が低減される。 かつ、ビット線対BL1、BL2、BLnごとにそれぞ わ対応して殴けられ、その出力信号線対と負荷回路を共

通にした差勢増幅回路の共通の負荷回路にD 1を制御する信号線SBRBが"High"電位となり負荷回路に D1を"OFF"状態にし、ピット執対BL1、BL 2、 B Ln ことにそれぞれ対応して設けられその出力信 号袋対と負荷回路を共通にした差動増幅回路 B LSA 1、BLSA2、BLSAnが非選択となって消費電力

が低減される。

【〇〇2〇】(第二実施例)図3は本発明第二実施例の 半導体記憶装置のビット線対に接続される入出力回路お よびそれらを選択するためのデコード回路の回路図であ る。図中B L 1、B L 2、B L n はピット対線、B L S A1、BLSA2、BLSAnはピット線対ことにそれ ぞれ対応して設けられその出力信号執対と負荷回路を共 通にした差動増幅回路、LD1は差動増幅回路BLSA 1、BLSA2、BLSAnに共通の負荷回路でNチャ ネル型絶縁ゲート電界効果トランジスタで構成される。 第二実施例と第一実施例との相違点は負荷回路 L D 1 を 構成する絶縁ゲート電界効果トランジスタが P チャネル 型絶縁ゲート電界効果トランジスタからNチャネル型絶縁ゲート電界効果トランジスタに変わり、その制御信号 がSBRBからその逆位相のSBRに変わったところに あ り、各回路および信号線動作および効果は第一実施例 と同様である.

[0021]

【発明の効果】以上説明したように本発明によれば、ビ ット線対ごとにそれぞれ対応して設けられたビット線対 選択用デコード回路の占有面積を小さくするとともに、 書き込み、読み出し動作の切り替えを制御する回路の出 力信号機の駆動負荷を低減して回路動作の高速化をはか ることができる効果がある。

(図面の格単な説明)

[図 1] 本発明実施例および従来例に係わる半導体配性

版的 全体構成を示すプロック図。 「図2」本発明第一実施例における入出力図数およびデ

コード回路の特成を示す図。 【図 3】 本発明第二実施例における入出力回路およびデ コード回路の構成を示す図。

[図4] 従来例における入出力回路 およびデコード回路 の構成を示す図。

【符号の説明】

- チップイネーブル刺奔回路
- 切举制净回路
- 入出力回路 3
- カラム デコーダ
- 入出力制抑回路 5
- セルアレイ

ロウデコーダ BL1、BL2、BLn ビット独対 BL5A1、BL6A2、BL5An、BSA 益動物 LD1、LD2 負荷回路 RB1 出力信号議分 DTR1、DTR2、DTRn、BTR トランスファ ゲート回済 WB1 音き込みデータ線対 SS1、882、8Sn、SBR、BSA、SR1、S R2、SRn、SW1、SW2、SWn 選択信号線 BLD1、BLD2、BLDn ピット線対選択用デコ 一ド回路 GMB 会专込みデータ統対 WES 会込設出切替信号執 BD デコード回路 SBRB 利仰信号線 WR 利仰回路

